アカウント名:
パスワード:
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
開いた括弧は必ず閉じる -- あるプログラマー
VHDL,VerilogHDL (スコア:2, 参考になる)
OPEN COLLECTOR [opencollector.org]や OPEN CORE [opencores.org]
最近 C言語動作合成 [google.co.jp]も (C言語動作合成ツールが必要ですが。。)
sharp [sharp.co.jp]や NEC [nec.co.jp] が年季はいってます。
今後、GCCのようなオープンな合成ツール
がポピュラーになれば、気軽にハードのソースをやりとり
してFPGAに焼けるようになると思います。。
Re:VHDL,VerilogHDL (スコア:1)
現状、ハードルになっていると思います。
オープン開発者の間で広く普及している、
回路図エディタ、PCBエディタ、論理合成ツール、
配置配線ツール、書き込みツール、組み込み用コンパイラ、
シミュレータなど
コンパイラはGCCが、アナログシミュレータは SPICE が
事実上の標準となっていますが、他のフリーツールは
開発されているけど、広まっていない気がします。
私は、メーカー製ツールの機能制限版を使っていますが、
ツール間のデータ互換性が余り良くないので、
フリー開発者のコミュニケーションが阻害されていると思います。みんなで共通のツールをつかいたい。
IP レベルでも、チップ内バスはフリー規格になるべく準拠
したものがいいですね。
gEDA など頑張っているツールを応援したいとも思いますが、
情報入手の関係で、メーカ製無料ツールをつかってしまっています。
散漫になってしまいましたが、
みんなが共通して、オープンなツールでオープンな
ハードを開発できるよう、「指導者」の出現を望む!!!
Re:VHDL,VerilogHDL (スコア:1)
これだったら、MicrosoftViaualStudioを買うのと同じ程度の コストで済む。そのかわりたいしたものは作れないけど、 秋月のキット [akizukidenshi.com]程度には十分。
雑誌のおまけ (スコア:1)
そういえば、
デザインウェーブ1月号 [cqpub.co.jp]にPLDと合成ツールがおまけでついてました。
これにはびっくりでした。
Re:VHDL,VerilogHDL (スコア:0)
そして、そのレベルで実用なものはまだまだいくらでもあるのでは
ないでしょうか。
どうして皆さん、極端な方向に走って悲観的